三菱公司的Sheets和我们用几个EEMBC汽车／工业基准规范对三菱公司在具有零等待状态的同步DRAM（SDRAM）的M30620TB－RPD电路板中的PC4701仿真器上运行的M16C／62A产品进行实验，就其名称的含义而言，M16C／62A产品是一种16位的CISC微控制器。这种M16C微控制器的通用指令格式允许你在CPU或者一个1M位字节的地址空间范围内的任意两个寄存器之间传输数据。M16C微控制的其他相关的特性还有，一个用户可以选择的8或16位宽数据总线和位操作指令。所用的编译程序为三菱公司的NC30 3.2版本的Release 1。

　　其实对M16C微控制器来说，已作过了直接试验的编译选择，其中包括使用远存储模型，代码尺寸的优化和非优化。我们还通过在初始化文件中调整处理器配置寄存器，Processor Mode Register 1的方法将一等待状态加给处理器的存储器存取。我们无法执行的一项有用的选择是在一个8位存储器总线和一个16位存储器总线之间证明其性能差别。这项任务将需要我们把M16C／62置于微处理器状态下使用外部存储器，改变仿真器上的硬件设置，并且改变EEMBC代码。

　　我们使M16C/62微控制器的数据标准化以便最快地执行每个基准规范。例如：位操作基准的最快运算是1，则位操作基准的其他结果中的任何一个结果是0.1左右。最佳代码尺寸的编译对性能的影响微不足道。然而，这一编译对代码尺寸的影响也极小。例如，在反向离散余弦变换基准方面，节省代码尺寸的1％。

　　远存储器模型编译对性能影响显著。这种远存储器模型示出使用存储空间的作用大于64k字节；这一技术需要使用32位的指示器，这会增加用16位寄存器操作32位值的内务操作量。例如，如果地址需要一个以上的16位指示器（正如在一个远存储器模型中的情况一样），CPU则必须在上下2个字节上分别完成操作。然而，如果CPU读或写的数据大于64k字节的话，而且地址指示器不发生变化的话，则性能就不会下降。这种远存储器模型命中FIR滤波器远比试验过的其他三个基准规范困难得多，而且使性能下降60％以上。这一降低是FIR滤波器和需要频繁地进行指示器操作大量数据处理（读或写）的结果。但是，这一信息表明你应当逐个评价超过64k字节数据存储器的使用，因为远存储器模型不会明显地影响到其他基准的执行。

　　断开编译程序优化也会产生有趣的结果（图1）。除了位操作基准以外，性能降低小于7％，我们没有足够的数据去说明这一现象，但是存在着几种可能性。第一，编译器／微处理机组合在本质上就能有效地工作，编译器自动地实现许多最佳化。其次，因为我们用了EEMBC超常的规则得出这些结果，由于缺乏内部的或其他编译器命中妨碍了编译器最佳化能力的发挥。再者，当我们断开位操作基准的最佳化的时候，处理器性能要下降21％。三菱公司认定这种下降是由于处理器和编译器处理位屏蔽和位移位操作的能力有限所致。